Di Cristian Petrolillo | Dai wafer di silicio ai data center: perché l’industria delle memorie non terrà il passo con l’intelligenza artificiale, e cosa significa per l’Europa.
Carenza memorie DRAM 2027: il mercato globale dei semiconduttori è entrato in una fase che non assomiglia più a un normale ciclo di boom e bust. Due fonti indipendenti ma convergenti – un’inchiesta di Nikkei Asia e le dichiarazioni di Chey Tae-won, presidente del gruppo SK, a margine del Nvidia GTC 2026 – delineano uno scenario di deficit strutturale sulle memorie dinamiche fino al 2027 nel caso migliore, con una coda di squilibrio sui wafer di silicio che potrebbe estendersi fino al 2030. Non è un incidente: è il prezzo fisico della corsa all’intelligenza artificiale generativa, e sta già riscrivendo i piani industriali di Samsung, SK Hynix e Micron.
Carenza memorie DRAM 2027: i numeri del rapporto Nikkei
Il dato centrale dell’inchiesta Nikkei è chirurgico. Anche con gli aumenti di capacità già pianificati dai tre grandi produttori, l’offerta globale di DRAM riuscirà a coprire solo circa il 60% della domanda fino al 2027. Tradotto: su dieci unità richieste dal mercato, quattro non arriveranno. Non è un fenomeno congiunturale legato a un singolo trimestre, ma un disallineamento che attraverserà almeno tre esercizi fiscali consecutivi.
La disparità fra tasso di crescita necessario e tasso effettivo è il cuore del problema. Secondo le elaborazioni incrociate di Nikkei e Counterpoint Research, per colmare il gap l’industria dovrebbe espandere la produzione annua di DRAM del 12% tra il 2026 e il 2027. Il ritmo reale, a oggi, è del 7,5%. Una differenza che può sembrare modesta ma che, composta su più anni, si traduce in miliardi di gigabyte mancanti proprio nel segmento che alimenta smartphone, PC e dispositivi consumer.
Prezzi DRAM e aumento 2026: le proiezioni Gartner semiconduttori 2026
Gli effetti sui listini sono già tangibili e hanno un nome tecnico: memflation. Il forecast Gartner semiconduttori 2026, pubblicato l’8 aprile 2026, stima che i ricavi globali del settore cresceranno del 64% nel 2026, superando i 1.300 miliardi di dollari – la crescita più forte degli ultimi vent’anni. Il segmento memorie, da solo, triplicherà il giro d’affari.
I numeri sull’aumento prezzi DRAM 2026 sono a doppia cifra su doppia cifra: i prezzi medi annui della DRAM saliranno del 125% e quelli della NAND flash del 234%, senza alcun sollievo significativo atteso prima della fine del 2027. Gartner stima inoltre che la memoria arriverà a pesare fino al 40% del costo di produzione di uno smartphone di fascia bassa entro metà 2026, contro il 20% attuale – un raddoppio strutturale del costo del BOM (Bill of Materials) che riscriverà i listini consumer per almeno due anni.
SK Hynix, DRAM e 2030: la dichiarazione di Chey Tae-won al GTC
A peggiorare il quadro temporale è arrivata la voce di uno dei protagonisti diretti. Il 16 marzo 2026, a margine del Nvidia GTC di San Jose, Chey Tae-won – chairman di SK Group, la holding che controlla SK Hynix – ha detto ai giornalisti che la carenza di wafer proseguirà fino al 2030, con un deficit strutturale superiore al 20% su base industriale. Servono, ha aggiunto, almeno quattro-cinque anni per costruire nuova capacità su wafer.
Sulla traiettoria SK Hynix DRAM 2030 la dichiarazione è pesante per due ragioni. La prima: SK Hynix è, secondo i dati Counterpoint, il primo fornitore mondiale di HBM con il 57% di market share e il secondo produttore globale di DRAM con il 32%. Quando il suo chairman parla di carenza, non sta facendo previsioni di settore: sta dichiarando i propri limiti. La seconda: Chey ha esplicitamente collegato la crisi al vincolo fisico sulla disponibilità di wafer di silicio, non alla domanda volatile. È un framing diverso da quello a cui l’industria ci aveva abituati – un problema di offerta, non di picco domanda.
Perché l’IA causa carenza di memoria: HBM e il vero collo di bottiglia
Per capire perché l’IA causa carenza di memoria proprio ora, bisogna entrare nella meccanica dell’HBM (High Bandwidth Memory). Gli LLM di grande taglia e gli acceleratori AI – dalle GPU Nvidia H200 e Blackwell ai chip custom di Google, Amazon e Meta – non sono limitati dalla sola potenza di calcolo, ma dalla larghezza di banda verso la memoria. L’HBM risolve questo collo di bottiglia impilando verticalmente più die di DRAM collegati da TSV (Through-Silicon Via) e interposer, portando la banda nell’ordine dei terabyte al secondo.
“Diagramma: Wikimedia Commons, Shmuel Csaba Otto Traian, licenza CC BY-SA 4.0”
Il punto tecnico spesso frainteso è questo: l’HBM consuma più wafer di silicio per bit utile rispetto alla DRAM convenzionale, non meno. Lo stacking multiplica i die necessari, la complessità del packaging riduce lo yield, i wafer per HBM non producono volumi proporzionali. Chey lo ha detto in modo diretto al GTC: produrre HBM significa bruciare wafer.
È esattamente questo il meccanismo della crisi HBM nell’era dell’intelligenza artificiale: Samsung, SK Hynix e Micron – che sono IDM, produttori integrati, non foundry – hanno riallocato linee dalla DDR4 e LPDDR4 verso HBM3E e HBM4, dove i margini sono incomparabilmente più alti. Il risultato è paradossale: l’industria produce memoria, ma non il tipo di memoria che serve al mercato di massa. Micron ha addirittura discontinuato il brand consumer Crucial per spostarsi su HBM e SOCAMM2. La crisi HBM e intelligenza artificiale è, in ultima analisi, una crisi di allocazione industriale.
Il costo occulto: energia, acqua, emissioni
Per il lettore tecnico-scientifico, la notizia non è solo un fatto di mercato. È un caso di studio sui limiti fisici della scalabilità digitale. Colmare un deficit del 40% richiederà la costruzione accelerata di nuovi impianti, ciascuno con costi nell’ordine dei 20-30 miliardi di dollari per i nodi più avanzati e tempi di ramp-up minimi di 3-4 anni. Una fab leading-edge consuma energia elettrica continuativa paragonabile a quella di una città di medie dimensioni, con sistemi di raffreddamento e camere bianche che non possono essere spenti senza compromettere la produzione.
A questo si somma il fabbisogno idrico. La produzione di wafer richiede acqua ultrapura in quantità enormi per il rinse e il CMP (Chemical Mechanical Planarization): TSMC dichiara consumi nell’ordine delle centinaia di migliaia di tonnellate al giorno nei siti taiwanesi. In un contesto in cui le fab devono operare a pieno regime per coprire un deficit strutturale, lo stress sugli ecosistemi idrici locali – Taiwan, Corea del Sud, Sassonia, Arizona – cessa di essere una nota a margine e diventa una variabile critica di sostenibilità. L’impronta carbonica della transizione AI, in altre parole, non si misura solo nel consumo dei data center: comincia a monte, nel silicio.
E-waste e paradosso della durata dei dispositivi
Un effetto di secondo ordine, ma rilevante, riguarda il ciclo di vita dell’elettronica consumer. Se la DRAM scarseggia e cara, due scenari diventano plausibili. Da un lato, un’obsolescenza software rallentata: i produttori di sistemi operativi potrebbero moderare i requisiti di memoria per non tagliare fuori l’hardware esistente, estendendo – paradossalmente – la vita utile dei dispositivi. Gartner stima che la durata media dei PC business si allungherà del 15% e di quelli consumer del 20% entro fine 2026.
Dall’altro lato, aumenta la pressione sul recupero selettivo di silicio e metalli rari dai dispositivi dismessi, in un contesto in cui le filiere europee di riciclo non sono ancora attrezzate per memorie avanzate. La tensione fra sostenibilità, disponibilità e costi sta ridisegnando l’equazione economica del ciclo consumer.
European Chips Act 2026 e la risposta italiana: STMicroelectronics, Silicon Carbide Campus e Silicon Box
Il contesto europeo arriva a questo appuntamento con una strategia già in marcia ma ancora sottodimensionata rispetto ai volumi della crisi. L’European Chips Act 2026 entra quest’anno nella sua fase di revisione: la Commissione Von der Leyen ha calendarizzato per il primo trimestre 2026 una proposta di Chips Act 2.0, mentre il regolamento originale – in vigore dal 21 settembre 2023 – ha già catalizzato oltre 80 miliardi di euro di investimenti pubblici e privati, quasi il doppio dei 43 miliardi inizialmente previsti.
La Commissione ha approvato sette decisioni di aiuti di Stato per un controvalore superiore a 31,5 miliardi. L’obiettivo dichiarato resta portare la quota europea di produzione globale dal 10% al 20% entro il 2030 – un target ambizioso in uno scenario in cui la concorrenza asiatica e americana sta correndo alla stessa velocità.
Sul fronte italiano, due progetti concentrano la quasi totalità degli investimenti. A Catania, il cantiere di STMicroelectronics Catania Silicon Carbide Campus – una fabbrica integrata verticalmente da 5,06 miliardi di euro (di cui 2 miliardi dallo Stato italiano nel quadro del Chips Act, più 300 milioni dalla Regione Siciliana) – produrrà dispositivi SiC su wafer da 200 mm. L’avvio è fissato al 2026 con piena capacità al 2033 e un target di 15.000 wafer alla settimana; sono previste quasi 3.000 nuove assunzioni. A Novara, la singaporiana Silicon Box ha annunciato un investimento da 3,2 miliardi per un impianto di advanced packaging e integrazione chiplet – tassello finora mancante nella catena europea del valore – con produzione prevista dal 2028 e 1.600 posti diretti.
Foto: “STMicroelectronics”
Sono cifre rilevanti, ma vanno lette in prospettiva. L’Italia ha mobilitato circa 9 miliardi sulla microelettronica dal 2024. SK Hynix e Samsung, da sole, investono cifre analoghe in un singolo anno. E nessuno dei due progetti italiani affronta il nodo critico della crisi attuale: la produzione di DRAM e HBM. Il nostro posizionamento è su SiC di potenza e packaging, entrambi strategici ma ortogonali al collo di bottiglia che stringe oggi i data center AI. È la misura di quanto sia lungo il percorso di autonomia tecnologica europea, e di quanto una strategia nazionale sui materiali e sull’assemblaggio debba essere accompagnata, nei prossimi anni, da una riflessione più ampia sulla filiera delle memorie.
Conclusione
La carenza memorie DRAM 2027 – e il suo riverbero sui wafer fino al 2030 – non è una turbolenza di mercato. È il segnale che la curva di crescita dell’IA generativa ha incontrato un vincolo fisico reale, misurabile in wafer, megawatt e metri cubi d’acqua. Per le istituzioni di ricerca e le aziende italiane che stanno costruendo competenze su modelli linguistici, HPC e agenti autonomi, il messaggio operativo è duplice: pianificare l’accesso alle risorse di calcolo con un orizzonte pluriennale, e osservare con attenzione come Bruxelles calibrerà il prossimo Chips Act. La sovranità tecnologica, fino a ieri uno slogan, ha cominciato a misurarsi in unità concrete.
Fonti e approfondimenti
Fonti primarie citate
- Nikkei Asia, Memory shortage set to run until 2027 as chipmakers focus on AI → asia.nikkei.com
- Gartner, Worldwide Semiconductor Revenue to Exceed $1.3 Trillion in 2026 (press release, 8 aprile 2026) → gartner.com
- Reuters via Bloomberg, Memory Chip Crunch to Persist Until 2030, SK Chairman Says (dichiarazioni Chey Tae-won, GTC 2026) → bloomberg.com
- Commissione Europea, Normativa europea sui chip → digital-strategy.ec.europa.eu
Approfondimenti tematici
- Nikkei Asia, Rampant AI demand throws the memory chip market into turmoil (contesto HBM e dinamiche di filiera) → asia.nikkei.com
- Federazione ANIE, Il Chips Act rafforza gli investimenti nei semiconduttori in Europa → anie.it
- IRPA, I recenti investimenti nella microelettronica in Italia: da Silicon Box a STMicroelectronics → irpa.eu